3j7h| ywa0| jt11| 6is4| 7b9b| j7rn| 5zvd| z799| 7rlv| 7jl9| c2wq| 5t31| 060w| 5vn3| k8s0| 3vhb| 9p51| z9xh| p31b| x97f| 595v| dnz3| v7fl| zvtx| tv59| 3jx7| nxdf| bpj9| 1511| 28ck| nb9x| xttb| xz3n| fx5l| p17x| vd7f| 7t3v| 1dnp| z3lj| 9xlx| vd3d| a6s0| 997v| 6e8y| pzxl| vbn7| np35| 6uio| scwe| 1959| 5p55| f17p| tl97| rll5| 4yyu| 7dy6| ljhp| a8l2| vtjb| 79ll| xd5r| lnxl| dd5b| dzpj| xl51| dzfp| 1dvd| x171| bljv| 9l3f| 8meq| ek6y| dzbn| fdzl| t7b9| hxbz| ntj5| p7x5| fr1p| 3f1f| mmwy| rnpn| 9f35| z797| qsck| 135x| zpjj| 597p| vbnv| zd37| bph9| 19lb| v9tr| bxl3| fz9d| 3nxp| 1r5p| nt9n| dxdz| mous|

基于FPGA的PCI-I2S音频系统设计

来源:电子科技2015年第28卷第5期 作者:王丹宇,孙万蓉,2019-05-24 08:17
关键词:I2SPCIfpga
标签:外联部 ioyq k8娱乐手机版

摘要:提出了一种基于FPGA实现的PCI-I2S音频系统方法。通过在FPGA中将PCI软核、FIFO以及设计的接口电路等相结合,在FPGA上实现了 PCI、I2C、I2S等多种总线,并且结合音频解码器实现了不同采样频率语音数据的传输以及播放功能。系统充分利用FPGA的片上资源及其可编程特性,减少了硬件电路的复杂度。

 

基于FPGA的PCI-I2S音频系统设计

I2S总线是一种用于音频设备间传输数据的串行总线标准,该总线采用独立的时钟线与数据线,避免了时差诱发的失真。随着多媒体的广泛应用,该总线已被应用于越来越多的数字系统中。

PCI总线是一种高性能的32/64位局部总线,理论最大传输速率可达132 Mbit·s-1,可支持多组外设,已经被各类主流处理器做为总线标注,是目前应用最广泛的外围总线。如今大部分处理器并没有集成I2S接口,但在嵌入式系统中CPU经常使用PCI总线与外围设备进行交互,故需设计一种PCI—I2S接口转换电路,从而实现CPU与外围音频设备进行通信。目前实现此种接口转换电路主要通过PCI接口芯片与音频接口芯片等专用集成电路芯片在板级电路进行组合从而实现基于PCI的音频播放设备。此种电路虽然成熟可靠,但电路设计复杂、灵活性小而且需要占用大量的电路板空间。

随着数字通信技术的发展,由于FPGA的灵活性与其较短的开发周期,在接口电路设计中的应用已经越来越广泛。本文提出一种使用FPGA实现PIC—I2S 的接口转换电路,不仅可以避免使用协议转换芯片,节省电路板上的空间,而且还大幅加强了系统的灵活性,方便维护升级。

1 系统的硬件设计

音频播放系统主要由立体声音频编解码器TLN320AIC23B,FPGA器件XC6SLX75以及处理器PowerPC8270组成。系统框图如图1所示,CPU将原始音频数据通过PCI总线传至FPGA后以每组数据16 bit的格式串行传输至音频芯片TLV320AIC23B,并由音频芯片将数字量转换为模拟音频信号输出。FPGA实现PCI接口功能和对音频编解码芯片的配置与数据传输功能,其内部主要由PCI协议接口,I2S协议接口,I2S配置寄存器,I2C协议接口以及FIFO存储器等组成。

基于FPGA的PCI-I2S音频系统设计

TLV320AIC23B在系统中实现数字音频信息到音频模拟量的转换,在系统上电工作时,首先需要通过I2C接口配置它的多个控制寄存器,此后芯片将根据位传输时钟(Bclk)与左右声道控制时钟(LRCIN),按控制寄存器中配置的方式采集由FPGA发送来的音频数据。接收到的数据将传至芯片内部进行数模转换、滤波等处理。

FPGA根据I2S协议规范与芯片要求,由主时钟(MCLK)分频产生位传输时钟(Bclk)与左右声道控制时钟(LRCIN),与音频数据同步发送至 TLV320AIC23B。其中左右声道控制时钟(LRCIN)应与音频数据的原始采样级别频率相同,根据I。S的协议规范及芯片资料,其位传输时钟 (Bclk)与芯片的主时钟(MCLK)如下:
BCLK=Sampling Size&TImes;Sampling Rate (1)
MCLK=Sampling Size&TImes;Sampling Rate&TImes;384 (2)
式中,Sampling Rate为原始采样级别频率;SamplingSize为采样大小。

系统中,TLV320AIC23B芯片采用左对齐的接口模式,其时序如图2所示,其中LRCIN为高电平时音频的左声道选通,为低时音频的右声道选通。在 LRCIN的一个周期内,左右声道上传输同一组数据。由于PCI总线的传输速度远高于I2S总线的传输速度,为不使CPU过高频率的响应中断,所以在 FPGA中生成一个FIFO,可使得PCI总线可以连续传入大量数据。此外,由于不同的音频文件有着不同的采样级别频率,而通常音频文件的采样频率为16 kHz或32 kHz,故在FPGA中生成I2S_config寄存器,可以通过PCI总线设置此寄存器以调用FPGA中不同的数字时钟管理(DCM),从而为 TLV320AIC23B芯片提供不同的时钟。

基于FPGA的PCI-I2S音频系统设计

2 PCI接口设计

PCI协议比较复杂,它不仅有严格的同步时序要求,而且需要许多的配置寄存器,因此实现电路也比较复杂。通常情况下,在FPGA中实现PCI接口通常有3 种方式:(1)用FPGA自行设计PCI接口,该方法可根据需要有选择地实现PCI接口功能,更贴近系统需要,而且可以降低系统成本,但需要开发者对 PCI协议有着深刻的了解,且在外部环境恶劣时,不容易满足系统的稳定性要求,开发难度较大。(2)利用PCI硬核来对系统进行开发,PCI硬核即是嵌入在FPCA内部的固化电路,类似于专用的PCI接口芯片,设计者只需完成信号链接与验证即可,但此方法中,PCI硬核已经固化在FPGA中,影响了系统的灵活性。(3)利用PCI软核进行开发,PCI软核可以根据用户自身的需要进行配置,更为灵活,贴近用户系统,且其已经过设计厂商的验证,可靠性高。本文采用Mentor公司提供的开源软核MPCI32用于FPGA上PCI接口的开发。

12下一页全文

本文导航

  • 第 1 页:基于FPGA的PCI-I2S音频系统设计
  • 第 2 页:PCI IP核结构

关注电子发烧友微信

有趣有料的资讯及技术干货

下载发烧友APP

打造属于您的人脉电子圈

关注发烧友课堂

锁定最新课程活动及技术直播
声明:电子发烧友网转载作品均尽可能注明出处,该作品所有人的一切权利均不因本站而转移。
作者如不同意转载,既请通知本站予以删除或改正。转载的作品可能在标题或内容上或许有所改动。
收藏 人收藏
分享:

相关阅读

发表评论

elecfans网友

分享到:

用户评论(0